我在AI芯片公司帮硬件工程师用Code Llama写RTL,半年后我们放弃了“替代”幻想

那天下班前,隔壁数字前端组的张博拍了拍我肩膀:“林默,听说你天天用AI写Python,能不能帮我们搞点Verilog?我们模块级设计太重复了,FIFO、仲裁器、状态机,一遍遍手写,出错率还高。” 我当时在键盘上敲Cursor敲得正欢,满口答应。心想无非是把Python代码生成换成Verilog,换个…